1. | | Pracovní postup návrhu číslicových obvodů, požadavky podle oboru aplikace |
2. | | Řízení projektu, metriky a odhady |
3. | | Plán verifikace, modely pro verifikaci |
4. | | Rozdělení na HW a SW, souběžný návrh |
5. | | Syntéza z algoritmické úrovně |
6. | | Úroveň přenosů mezi registry |
7. | | Synchronní a asynchronní návrh, výhody, nevýhody, návrh s více hodinovými doménami |
8. | | Transformace a realizace automatu |
9. | | Mapování na technologii |
10. | | Fyzický návrh, prostředí, algoritmy |
11. | | Formální metody verifikace - kontrola ekvivalence |
12. | | Formální metody verifikace - kontrola modelu, kompatibilita rozhraní |
13. | | Návrh pro nízkou spotřebu a smíšený A/Č návrh |
14. | | Vliv nástrojů a algoritmů na pracovní postup, IP jádra (makrobloky) |
1. | | Pracovní postup specifikace hardwaru popisným jazykem, rozdíly oproti zadávání schématem |
2. | | Technologie CMOS, práce na úrovni masek a tranzistorů v jednoduchém výukovém nástroji |
3. | | Experimenty s algoritmy pro optimalizaci log. výrazů a kódování automatů 9univerzitní software) |
4. | | Návrhové nástroje pro RTL syntézu a fyzický návrh na uživatelské úrovni I (v r. 2006 pravděpodobně Xilinx) |
5. | | Návrhové nástroje pro RTL syntézu a fyzický návrh na uživatelské úrovni II (v r. 2006 pravděpodobně Altera) |
6. | | Syntéza na algoritmické úrovni, specifikace algoritmu (nástroje a pracovní postup) |
7. | | Dekompozice na hardware a software (nástroje, platforma, pracovní postup) |
8. | | Zadání a diskuse semestrálního projektů (architektura a RTL popis číslicového systému) |
9. | | Řešení semestrálních projektů |
10. | | Prezentace postupu řešení semestrálních projektů |
11. | | Řešení semestrálních projektů |
12. | | Řešení semestrálních projektů |
13. | | Prezentace semestrálních projektů |
14. | | Prezentace semestrálních projektů |